FPGA在线实验平台
0 人学过
在数字逻辑、数字电路、数字系统设计、计算机组成原理、计算机体系结构、计算机系统基础、计算机系统导论、FPGA 数字系统技术、EDA 技术与应用、数字集成电路设计等课程中，可以基于 FPGA 在线实验平台支撑实验环节的开展。FPGA 在线实验可与线下的硬件开 发板或实验箱形成互补，学生使用线下硬件开发板或实验箱开发和测试电路，提交到线上 FPGA 在线实验平台完成考核。
课程内容
知识图谱
共9个章节 74个实验
1 第1章 快速入门
快速入门
实验1 实验1.1：LED跑马灯实验
LED跑马灯实验
实验2 实验1.2：LED灯开关实验
LED灯开关实验
实验3 实验1.3：4位加法器实验
4位加法器实验
实验4 实验1.4：数码管计数实验
数码管计数实验
实验5 实验1.5：数码管秒表计数实验
数码管秒表计数实验
实验6 实验1.6：LED点阵汉字显示实验
LED点阵汉字显示实验
实验7 实验1.7：串口读写
串口读写
实验8 实验1.8：蜂鸣器实现7个音调
蜂鸣器实现7个音调
实验9 实验1.9：蜂鸣器演奏生日快乐
蜂鸣器演奏生日快乐
实验10 实验1.10：VGA显示屏保动画
VGA显示屏屏保动画
2 第2章 门电路
门电路
实验1 实验2.1：输出0
输出0
实验2 实验2.2：1位输入输出
1位输入输出
实验3 实验2.3：与门
与门
实验4 实验2.4：非门
非门
实验5 实验2.5：或门
或门
实验6 实验2.6：或非门
或非门
实验7 实验2.7：与非门
与非门
实验8 实验2.8：异或门
异或门
实验9 实验2.9：同或门
同或门
3 第3章 组合电路
组合电路
实验1 实验3.1：3-8译码器
3-8译码器
实验2 实验3.2：8-3编码器
8-3编码器
实验3 实验3.3：优先编码器
优先编码器
实验4 实验3.4：4选1数据选择器
4选1数据选择器
实验5 实验3.5：4位数值比较器
4位数值比较器
实验6 实验3.6：半加器
半加器
实验7 实验3.7：全加器
全加器
实验8 实验3.8：奇偶校验
奇偶校验
实验9 实验3.9：4个数求最小
4个数求最小（三目运算符）
实验10 实验3.10：4字节颠倒顺序
4字节颠倒顺序
实验11 实验3.11：实现7458模块
实现7458模块
实验12 实验3.12：计算3位vector中1的个数
计算3位vector中1的个数
4 第4章 时序电路
时序电路
实验1 实验4.1：D触发器组合
D触发器组合
实验2 实验4.2：异步复位触发器
异步复位触发器
实验3 实验4.3：同步复位触发器
同步复位触发器
实验4 实验4.4：同步复位触发器组
同步复位触发器组
实验5 实验4.5：同步复位特殊值触发器组
同步复位特殊值触发器组
实验6 实验4.6：可异步复位的触发器组
可异步复位的触发器组
实验7 实验4.7：带控制端的触发器组
带控制端的触发器组
实验8 实验4.8：上升沿检测
上升沿检测
实验9 实验4.9：移位寄存器（1位）
移位寄存器（1位）
实验10 实验4.10：移位寄存器（8位）
移位寄存器（8位）
实验11 实验4.11：双向移位寄存器
双向移位寄存器
实验12 实验4.12：四位二进制加减计数器
四位二进制加减计数器
5 第5章 综合设计
综合设计
实验1 实验5.1：数码管8个数选最大
数码管8个数选最大
实验2 实验5.2：数码管8个数选最小
数码管8个数选最小
实验3 实验5.3：数码管8个数选最多
数码管8个数选最多
实验4 实验5.4：数码管8个数选最少
数码管8个数选最少
实验5 实验5.5：数码管8个数求平均
数码管8个数求平均
实验6 实验5.6：数码管8个数升序排序
数码管8个数升序排序
实验7 实验5.7：数码管8个数降序排序
数码管8个数降序排序
实验8 实验5.8：数码管8个数动态升序排序
数码管8个数动态升序排序
实验9 实验5.9：数码管8个数动态降序排序
数码管8个数动态降序排序
6 第6章 单周期CPU设计（MIPS）
单周期CPU设计
实验1 实验6.1：单周期CPU控制LED闪烁
创建Vivado工程，将仿真实验的单周期CPU添加进入工程，编写LED所需要的驱动模块，编写驱动LED闪烁的代码，生成并下载bit文件后，即可看到使用LED灯的闪烁效果。
实验2 实验6.2：单周期CPU控制数码管显示数字
创建Vivado工程，进入工程，编写数码管、拨码开关所需要的驱动模块，并修改驱动LED外设的单周期CPU使其能够支持读取拨码开关输入和将值显示在数码管上，编写将拨码开关的输入值在最右侧的数码管上显示的代码，生成并下载bit文件后，即可看到数码管的显示。
实验3 实验6.3：单周期CPU计算斐波那契数列
创建Vivado工程，进入工程，编写单周期CPU所需要的程序使其能够支持读取拨码开关输入的值n，并计算斐波那契数列第n项的值，将值以十进制形式显示在数码管上，生成并下载bit文件后，即可看到数码管的显示。
7 第7章 流水线CPU设计（MIPS）
流水线CPU设计
实验1 实验7.1：流水线CPU控制LED闪烁
创建Vivado工程，将仿真实验的流水线CPU添加进入工程，编写LED所需要的驱动模块，编写驱动LED闪烁的代码，生成并下载bit文件后，即可看到使用LED灯的闪烁效果。
实验2 实验7.2：流水线CPU控制数码管显示数字
创建Vivado工程，进入工程，编写数码管、拨码开关所需要的驱动模块，并修改驱动LED外设的流水线CPU使其能够支持读取拨码开关输入和将值显示在数码管上，编写将拨码开关的输入值在最右侧的数码管上显示
的代码，生成并下载bit文件后，即可看到数码管的显示。
的代码，生成并下载bit文件后，即可看到数码管的显示。
实验3 实验7.3：流水线CPU计算斐波那契数列
创建Vivado工程，进入工程，编写流水线CPU所需要的程序使其能够支持读取拨码开关输入的值n，并计算斐波那契数列第n项的值，将值以十进制形式显示在数码管上，生成并下载bit文件后，即可看到数码管的显
示。
示。
实验4 实验7.4：流水线CPU实现秒表计数
创建Vivado工程，进入工程，完成数码管驱动，编写流水线CPU所需要的程序，使其能够使用数码管进行秒表计数，生成并下载bit文件后，即可看到效果。
实验5 实验7.5：流水线CPU输出三色图像
流水线CPU输出三色图像
实验6 实验7.6：流水线CPU控制挡板左右移动
流水线CPU控制挡板左右移动
实验7 实验7.7：流水线CPU实现小球反弹动画
流水线CPU实现小球反弹动画
实验8 实验7.8：流水线CPU实现挡板接小球游戏
流水线CPU实现挡板接小球游戏
8 第8章 单周期CPU设计（RISC-V）
单周期CPU设计（RISC-V）
实验1 实验8.1：单周期CPU控制LED闪烁-RISCV
创建Vivado工程，将仿真实验的单周期CPU添加进入工程，编写LED所需要的驱动模块，编写驱动LED闪烁的代码，生成并下载bit文件后，即可看到使用LED灯的闪烁效果。
实验2 实验8.2：单周期CPU控制数码管显示数字-RISCV
创建Vivado工程，进入工程，编写数码管、拨码开关所需要的驱动模块，并修改驱动LED外设的单周期CPU使其能够支持读取拨码开关输入和将值显示在数码管上，编写将拨码开关的输入值在最右侧的数码管上显示的代码，生成并下载bit文件后，即可看到数码管的显示。
实验3 实验8.3：单周期CPU计算斐波那契数列-RISCV
创建Vivado工程，进入工程，编写单周期CPU所需要的程序使其能够支持读取拨码开关输入的值n，并计算斐波那契数列第n项的值，将值以十进制形式显示在数码管上，生成并下载bit文件后，即可看到数码管的显示。
9 第9章 流水线CPU设计（RISC-V）
流水线CPU设计（RISC-V）
实验1 实验9.1：流水线CPU控制LED闪烁-RISCV
创建Vivado工程，将仿真实验的流水线CPU添加进入工程，编写LED所需要的驱动模块，编写驱动LED闪烁的代码，生成并下载bit文件后，即可看到使用LED灯的闪烁效果。
实验2 实验9.2：流水线CPU控制数码管显示数字-RISCV
创建Vivado工程，进入工程，编写数码管、拨码开关所需要的驱动模块，并修改驱动LED外设的流水线CPU使其能够支持读取拨码开关输入和将值显示在数码管上，编写将拨码开关的输入值在最右侧的数码管上显示的代码，生成并下载bit文件后，即可看到数码管的显示。
实验3 实验9.3：流水线CPU计算斐波那契数列-RISCV
创建Vivado工程，进入工程，编写流水线CPU所需要的程序使其能够支持读取拨码开关输入的值n，并计算斐波那契数列第n项的值，将值以十进制形式显示在数码管上，生成并下载bit文件后，即可看到数码管的显
示。
示。
实验4 实验9.4：流水线CPU秒表计数-RISCV
创建Vivado工程，进入工程，完成数码管驱动，编写流水线CPU所需要的程序，使其能够使用数码管进行秒表计数，生成并下载bit文件后，即可看到效果。
实验5 实验9.5：流水线CPU输出三色图像-RISCV
流水线CPU输出三色图像（该实验及后续实验需要实现load指令的数据冒险，也可以自行在汇编代码中增加空指令跳过）
实验6 实验9.6：流水线CPU控制挡板左右移动-RISCV
流水线CPU控制挡板左右移动
实验7 实验9.7：流水线CPU实现小球反弹动画-RISCV
流水线CPU实现小球反弹动画
实验8 实验9.8：流水线CPU实现挡板接小球游戏-RISCV
流水线CPU实现挡板接小球游戏
